Server-Prozessor: Nvidia gibt Einblick in Architektur der Vera-CPU

Was geschehen ist – die Kernmeldung ausführlich

Nvidia hat im Juli 2026 einen bedeutenden Schritt in Richtung der Markteinführung seiner neuen Server-Prozessoren unternommen. Nachdem bereits im März erste Informationen an die Öffentlichkeit gelangten, veröffentlichte das Unternehmen nun ein umfangreiches Whitepaper, das detaillierte Einblicke in die Mikroarchitektur der sogenannten Vera-CPU gewährt. Im Zentrum der technischen Ausführungen stehen die neuen Olympus-Kerne, die laut Nvidia eine bemerkenswerte Leistungsfähigkeit aufweisen. Besonders beachtenswert sind die Ergebnisse des Spec-2026-Benchmarks, in denen die Vera-CPU ihre Konkurrenz in Form von AMDs Zen5-Epyc-Prozessoren hinter sich lässt. Dabei ist es Nvidia gelungen, mit weniger Kernen eine höhere Rechenleistung zu erzielen als das Vergleichsmodell von AMD. Die Veröffentlichung dieser technischen Daten unterstreicht den Anspruch des Unternehmens, sich im hart umkämpften Markt für Rechenzentrums-Prozessoren als ernsthafte Alternative zu den etablierten Größen Intel und AMD zu etablieren. Die Dokumentation konzentriert sich dabei vor allem auf die Auslegung des Frontends und des Backends der Architektur, die laut Nvidia besonders großzügig dimensioniert wurden, um eine hohe Befehlsauslastung zu gewährleisten.

Die Einzelheiten – Zahlen, Namen und technische Spezifikationen

Die Architektur der Olympus-Kerne zeichnet sich durch ein besonders breites Frontend aus, das pro Taktzyklus zehn Befehle dekodieren kann. Auf den Einsatz eines Mikrobefehls-Caches (μOp-Cache) verzichtet Nvidia dabei bewusst, was auf eine sehr effiziente Befehlsübersetzung hindeutet. Der L1i-Cache umfasst 64 kByte und ist mit einer 128 Byte breiten Anbindung ausgestattet, was eine doppelt so hohe Bandbreite wie bei Zen5-Kernen bedeutet. Der L1d-Cache bietet eine Kapazität von 96 kByte. Der geteilte L2-Cache ist mit 2 MByte pro Kern bemessen. Die Anbindung der L1-Caches erfolgt mit jeweils 32 Byte pro Takt für Lese- und Schreibvorgänge. Die Translation Lookaside Buffer (TLB) sind zweistufig aufgebaut: Die erste Stufe ist voll assoziativ und umfasst 64 Einträge für den ITLB sowie 112 Einträge für den DTLB, während die zweite Stufe 3.072 Einträge fasst. Bei der Sprungvorhersage setzt Nvidia auf ein neuronales Netzwerk, das durch zusätzliche Special-Purpose-Prädiktoren ergänzt wird. Diese Kombination soll in der Lage sein, mehr als doppelt so viele Vorhersagen pro Takt zu liefern wie die Konkurrenz von AMD. Auch die Prefetcher sind für unregelmäßige Datenzugriffsmuster optimiert, insbesondere für graphenbasierte Strukturen, die für KI-Agenten entscheidend sind.

Hintergrund – Der bisherige Verlauf der Entwicklung

Die Entwicklung der Vera-CPU ist das Ergebnis einer strategischen Ausrichtung Nvidias, die weit über das Kerngeschäft der Grafikprozessoren hinausgeht. Nachdem das Unternehmen im März 2026 erste Eckpunkte zur Architektur kommuniziert hatte, war die Erwartungshaltung in der IT-Branche groß. Die nun erfolgte Veröffentlichung des Whitepapers ist der logische nächste Schritt, um Entwickler und potenzielle Unternehmenskunden von der Leistungsfähigkeit der neuen Plattform zu überzeugen. Die Architektur der Olympus-Kerne wurde dabei spezifisch auf die Anforderungen moderner Rechenzentren zugeschnitten, in denen KI-Workloads und komplexe Datenanalysen dominieren. Die Entscheidung, auf eine neuronale Sprungvorhersage zu setzen, spiegelt den Fokus wider, den Nvidia auf KI-gestützte Optimierungen legt. Die bisherigen Informationen deuteten bereits darauf hin, dass Nvidia nicht nur bei der reinen Rechenleistung, sondern auch bei der Effizienz der Befehlsverarbeitung neue Wege gehen möchte. Dass das Unternehmen dabei den direkten Vergleich mit AMDs aktueller Zen5-Generation sucht, zeigt das hohe Vertrauen in die eigene technologische Basis, die nun durch die detaillierten Benchmark-Daten des Spec-2026-Tests weiter untermauert wird.

Die Beteiligten – Institutionen und technologische Akteure

Im Zentrum der Geschehnisse steht Nvidia als Hersteller und Entwickler der Vera-CPU und der dazugehörigen Olympus-Kerne. Das Unternehmen agiert hierbei als direkter Herausforderer der etablierten Marktführer AMD und Intel. AMD wird im Whitepaper explizit als Vergleichsgröße herangezogen, insbesondere die Epyc-Prozessoren auf Basis der Zen5-Architektur. Auch Intel wird im Kontext der P-Core-Xeons als Vergleichspunkt für die Implementierung von Simultaneous Multithreading (SMT) genannt. Die Veröffentlichung richtet sich primär an Systemarchitekten, Informatiker und Entscheidungsträger in der Serverbranche, die die technische Dokumentation nutzen, um die Eignung der neuen Hardware für ihre spezifischen Anforderungen zu bewerten. Nvidia hat mit der Bereitstellung des Whitepapers eine transparente Kommunikationsstrategie gewählt, um die komplexen Zusammenhänge der Mikroarchitektur für Fachleute nachvollziehbar zu machen. Die genannten Institutionen bilden das derzeitige Spannungsfeld im Bereich der High-Performance-Server-CPUs, in dem jede Leistungssteigerung direkte Auswirkungen auf die Effizienz von Cloud-Infrastrukturen und KI-Rechenzentren hat.

Einordnung – Was die Architektur bedeutet

Einzuordnen ist die Vera-CPU als ein ambitionierter Versuch Nvidias, die Vorherrschaft im Servermarkt herauszufordern. Den Berichten zufolge setzt Nvidia auf eine Strategie, die vor allem durch ein extrem breites Frontend und spezialisierte Prefetcher besticht. Die Entscheidung, auf einen Mikrobefehls-Cache zu verzichten, ist dabei ein ungewöhnlicher, aber technisch interessanter Ansatz, der darauf hindeutet, dass das Unternehmen eine sehr hohe Effizienz bei der Befehlsdekodierung erreicht hat. Die Nutzung neuronaler Netze für die Sprungvorhersage ist ein deutliches Signal, dass Nvidia seine Expertise im Bereich KI direkt in die CPU-Architektur einfließen lässt. Dass die Olympus-Kerne bei den Spec-2026-Benchmarks besser abschneiden als Zen5-Epycs mit mehr Kernen, deutet darauf hin, dass die Pro-Takt-Leistung (IPC) der Nvidia-Kerne signifikant höher liegt. Dies könnte für Rechenzentrumsbetreiber, die bei der Stromaufnahme und der Kühlung an ihre Grenzen stoßen, ein entscheidendes Kaufargument sein. Die Architektur scheint speziell darauf ausgelegt zu sein, Engpässe bei komplexen, unregelmäßigen Datenstrukturen, wie sie bei KI-Agenten häufig vorkommen, durch intelligente Vorhersagemechanismen zu minimieren.

Offene Fragen – Was der Quelltext nicht beantwortet

Obwohl das Whitepaper detaillierte Einblicke in die Mikroarchitektur gewährt, bleiben einige zentrale Fragen unbeantwortet. So fehlen beispielsweise konkrete Informationen zur Anbindung des L1d-Caches, auch wenn aufgrund der Vektoreinheiten Vermutungen über die Bandbreite angestellt werden können. Zudem bleibt die genaue Funktionsweise der Special-Purpose-Prädiktoren, die den neuronalen Predictor ergänzen, im Dunkeln. Nvidia macht hierzu keine näheren Angaben, was Raum für Spekulationen über deren spezifische Wirkungsweise lässt. Auch über die exakte Anzahl der Kerne pro Prozessor, die thermische Verlustleistung (TDP) oder die geplanten Taktfrequenzen der finalen Serienmodelle schweigt sich das Dokument aus. Ebenso wird nicht explizit dargelegt, wie sich die SMT-Implementierung von Olympus im Detail von der Konkurrenz unterscheidet, außer dass sie auf eine andere Weise erfolgt. Auch die Verfügbarkeit und die Preisgestaltung für Endkunden oder Cloud-Anbieter sind bisher nicht Teil der veröffentlichten Informationen. Die Lücken in der Dokumentation betreffen vor allem die praktischen Implementierungsdetails, die für einen Systemintegrator bei der Planung von Server-Clustern von hoher Relevanz wären.