High Bandwidth Flash für extrem schnellen KI-Speicher ist fertig

Ein neuer Standard für KI-Workloads

Die Entwicklung von Hardware für Künstliche Intelligenz erreicht einen wichtigen Meilenstein: Mit der finalen technischen Spezifikation für „High Bandwidth Flash“ (HBF) wurde der Grundstein für eine neue Speicherarchitektur gelegt. Das unter dem Dach des Open Compute Project (OCP) veröffentlichte Regelwerk ermöglicht es Speicherherstellern und Chipdesignern nun, die Entwicklung entsprechender Komponenten aktiv voranzutreiben. Die Technologie verspricht, die Lücke zwischen massiver Speicherkapazität und extremen Transferraten zu schließen.

Technologische Grundlagen und Funktionsweise

Im Gegensatz zum etablierten High Bandwidth Memory (HBM), der auf flüchtigem DRAM basiert, setzt HBF auf nicht flüchtigen NAND-Flash. Während DRAM für den Datenerhalt zwingend eine kontinuierliche Stromversorgung benötigt, behält NAND-Flash die Informationen auch ohne Strom. Diese Eigenschaft ist jedoch nur ein Teil der Innovation. HBF unterscheidet sich grundlegend von herkömmlichen SSD-Speichern durch eine spezielle Architektur, die auf hohe Parallelisierung setzt.

Ein HBF-Baustein besteht aus bis zu 16 übereinander gestapelten NAND-Flash-Chips. Da moderne NAND-Bausteine ihrerseits aus hunderten Speicherlagen bestehen, erreicht ein solcher Stapel im Vollausbau über 5.000 Speicherlagen. Die Anbindung an den Hauptprozessor oder KI-Beschleuniger erfolgt über den industrieoffenen Standard UCIe (Universal Chiplet Interconnect Express).

Vergleich mit HBM und SSD-Technik

Die Leistungsdaten von HBF sind beachtlich, insbesondere beim Vergleich mit aktuellen Speicherlösungen:

* **Kapazität:** Ein HBF-Stapel bietet bis zu 512 GByte Speicherplatz. Zum Vergleich: Aktuelle HBM4-Module kommen auf maximal 48 GByte pro Stapel.

* **Transferraten:** Die Spezifikation sieht Geschwindigkeitsstufen zwischen 400 GByte/s und 3 TByte/s vor. Vier solcher Stapel könnten in Kombination die Marke von 10 TByte/s überschreiten.

* **Effizienz:** Die hohe Parallelisierung des NAND-Flashs erfordert eine komplexe Verwaltungslogik, die weit über das hinausgeht, was bei derzeitigen PCI-Express-6.0-SSDs (die etwa 28,4 GByte/s erreichen) zum Einsatz kommt.

Die Rolle in der KI-Infrastruktur

Trotz der beeindruckenden Transferraten bleibt ein physikalischer Unterschied bestehen: NAND-Flash weist grundsätzlich höhere Latenzzeiten auf als DRAM. Daher ist HBF nicht als direkter Ersatz für HBM konzipiert. Vielmehr sehen Experten wie SK Hynix HBF als zusätzliche, neue Speicherstufe in modernen Rechenzentren. In einem KI-Beschleuniger könnten künftig sowohl HBM für extrem schnelle, flüchtige Rechenoperationen als auch HBF für den Zugriff auf riesige Datenmengen koexistieren.

Sandisk, das als Unternehmen ausschließlich auf NAND-Flash spezialisiert ist, betont hingegen das Potenzial von HBF als neuen Goldstandard für KI-Anwendungen und zieht in Erwägung, dass künftige Chipbeschleuniger möglicherweise sogar vollständig auf HBM verzichten könnten, sofern die HBF-Integration entsprechend optimiert wird.

Ausblick und nächste Schritte

Die Zusammenarbeit zwischen Sandisk und SK Hynix, die im Februar 2026 in der Gründung eines gemeinsamen Konsortiums mündete, unterstreicht die Relevanz des Projekts. Mittlerweile sind auch namhafte Akteure wie Google und das KI-Chip-Start-up Tenstorrent Teil dieser Bestrebungen.

Bis die ersten GPUs oder spezialisierten KI-Beschleuniger, die HBF nativ unterstützen, den Markt erreichen, dürften nach Einschätzung von Experten noch einige Jahre vergehen. Die Veröffentlichung der Spezifikation ist jedoch der notwendige Startschuss für die Hardware-Industrie, um die nächste Generation der KI-Infrastruktur zu entwerfen.