IBM-Mainframes: Der nächste Z-Prozessor kann auch ARM

Ein technologischer Quantensprung für die Z-Architektur

IBM hat im Rahmen der renommierten Hot-Chips-Konferenz einen ersten, detaillierten Einblick in die kommende Generation seiner Z-Prozessoren gewährt, die das Herzstück künftiger Mainframe-Systeme bilden werden. Die wohl bedeutendste Neuerung ist die Fähigkeit der CPU-Kerne, neben der traditionellen z-Architektur nun auch Befehlssätze der ARM-Architektur (AArch64) nativ zu verarbeiten. IBM unterstreicht dabei ausdrücklich, dass es sich hierbei nicht um eine Emulation oder die Einbindung eines zusätzlichen Koprozessors handelt. Vielmehr wurde das Front-End der Prozessoren so grundlegend überarbeitet, dass es Instruktionen beider Welten direkt verarbeiten und an die entsprechenden Rechenwerke verteilen kann. Diese architektonische Entscheidung markiert einen Wendepunkt in der Mainframe-Entwicklung, da sie die strikte Trennung zwischen spezialisierter Großrechner-Software und dem breiten Ökosystem der ARM-basierten Anwendungen aufbricht. Das Unternehmen zielt darauf ab, die Flexibilität seiner Systeme massiv zu erhöhen, ohne dabei die bewährte Zuverlässigkeit und Leistung zu beeinträchtigen, für die die Z-Serie weltweit bekannt ist. Die Ankündigung verdeutlicht, dass IBM die Mainframe-Plattform als hybride Umgebung begreift, die in der Lage ist, sich den Anforderungen moderner Software-Infrastrukturen anzupassen.

Technische Spezifikationen und Leistungsdaten

Die technischen Eckdaten der neuen Prozessorgeneration zeigen eine deutliche Weiterentwicklung gegenüber dem aktuellen Telum-II-Modell. Die Anzahl der CPU-Kerne pro Prozessor steigt von bisher acht auf nunmehr elf Einheiten. Parallel dazu erhöht IBM die Taktfrequenz: Während beim Vorgänger ein Basistakt von 5,5 GHz üblich war, soll der Nachfolger mit mindestens 5,7 GHz operieren, wobei der finale Wert noch nicht endgültig fixiert ist. Auch bei der Speicherhierarchie gibt es signifikante Anpassungen. Der Level-2-Cache bleibt mit 36 MByte pro Kern zwar stabil, doch durch die höhere Kernanzahl wächst der virtuelle Level-3-Cache auf insgesamt 432 MByte an. Besonders beeindruckend ist die Skalierung des virtuellen Level-4-Caches, der von knapp 2,9 GByte auf 3,5 GByte anwächst. Dieser Cache nutzt dabei die Fähigkeit des Prozessors, freien Speicherplatz auf anderen Prozessoren innerhalb desselben Mainframes für die Datenzwischenspeicherung zu adressieren. Eine dedizierte KI-Einheit bleibt als fester Bestandteil des Chip-Designs erhalten, wobei IBM zu deren spezifischer Leistungsfähigkeit zum jetzigen Zeitpunkt noch keine detaillierten Angaben gemacht hat. Die Fertigung erfolgt in einem modernen 2-Nanometer-Prozess, was einen deutlichen Sprung gegenüber der bisherigen 5-Nanometer-Technologie darstellt.

Strategische Hintergründe und die Lösung der Software-Herausforderung

Der Schritt, ARM-Unterstützung direkt in die Hardware zu integrieren, ist eine strategische Antwort auf ein grundlegendes Problem im Mainframe-Umfeld: den Software-Support. Bislang war es für Entwickler und Unternehmen oft mit hohem Aufwand verbunden, Anwendungen für die spezifische z-Architektur zu portieren oder lauffähig zu machen. Durch die native ARM-Unterstützung entfällt die Notwendigkeit für aufwendige Software-Anpassungen. Typische Mainframe-Workloads, wie etwa die hochfrequente Abarbeitung von Kreditkarten-Transaktionen, können wie gewohnt weiterlaufen, während gleichzeitig ARM-native Anwendungen auf derselben Hardware ausgeführt werden. Dies schafft eine Brücke zwischen der traditionellen Welt der Großrechner und modernen, oft auf ARM-Servern basierenden Software-Stacks. Die Implementierung von Kernel-basierten virtuellen Maschinen (KVM) spielt hierbei eine zentrale Rolle, da sie einen fließenden Wechsel zwischen den zwei Ausführungsmodi ermöglicht. Linux kann auf diese Weise parallel für Z-Prozessoren (s390x) und ARM64 betrieben werden, wobei die KVM-Implementierung die Rechenlast flexibel auf die verfügbaren Kerne verteilt. Ein Wechsel zwischen den Modi soll innerhalb einer Nanosekunde erfolgen, was laut IBM keine spürbaren Auswirkungen auf die Performance haben dürfte.

Beteiligte Akteure und die Rolle der Hardware-Partner

IBM agiert als zentraler Entwickler und Architekt dieser neuen Prozessorgeneration. Das Unternehmen hat die Details im Rahmen der Hot-Chips-Konferenz präsentiert, einer Plattform, auf der führende Halbleiterhersteller ihre neuesten Innovationen vorstellen. Obwohl IBM den Namen des Nachfolgers des Telum-II-Prozessors noch nicht offiziell bestätigt hat, gilt die Bezeichnung z18 als naheliegend. Bei der Fertigung der Chips setzt IBM voraussichtlich weiterhin auf die Expertise von Samsung, um den komplexen 2-Nanometer-Prozess umzusetzen. Die Einbindung von KVM-Technologien zeigt zudem die enge Verzahnung mit der Open-Source-Community, da diese Virtualisierungslösungen maßgeblich auf Linux-Standards basieren. Die Entscheidung, ARM nativ zu unterstützen, betrifft primär IT-Architekten und Unternehmen, die auf Mainframe-Systeme angewiesen sind, da sie nun eine deutlich größere Auswahl an Software-Komponenten in ihre bestehenden Infrastrukturen integrieren können. Die Kommunikation erfolgt dabei direkt durch IBM-Experten, die den Fokus auf die nahtlose Integration und die Beibehaltung der gewohnten Stabilität legen, während sie gleichzeitig die technologische Öffnung der Plattform vorantreiben.

Einordnung der technologischen Neuerung

Einzuordnen ist diese Entwicklung als ein Versuch von IBM, die Relevanz der Mainframe-Architektur in einer zunehmend diversifizierten IT-Landschaft zu sichern. Den Berichten zufolge ist die native Unterstützung von ARM ein geschickter Schachzug, um die Hürden für den Einsatz von Mainframes in hybriden Cloud-Umgebungen zu senken. Die Tatsache, dass z/OS weiterhin über eine eigenständige Partition auf demselben Prozessor laufen kann, unterstreicht, dass IBM die bewährten Stärken der Z-Serie nicht aufgeben will. Vielmehr soll die Plattform durch die ARM-Integration für moderne Workloads attraktiver werden, die bisher primär auf x86- oder ARM-Servern liefen. Die Effizienzsteigerung durch den Wechsel auf die 2-Nanometer-Fertigung ist ein weiterer wichtiger Faktor, um den Energieverbrauch und die thermische Belastung bei steigender Kernanzahl in den Griff zu bekommen. Insgesamt lässt sich konstatieren, dass IBM hier einen Weg wählt, der die Kompatibilität zur Vergangenheit bewahrt, während er gleichzeitig die Tür für eine neue Generation von Applikationen weit öffnet. Es ist ein Balanceakt zwischen Tradition und notwendiger Modernisierung, der den Mainframe als zentralen Knotenpunkt in der Unternehmens-IT erhalten soll.

Offene Fragen und der weitere Ausblick

Trotz der detaillierten Ankündigung bleiben einige wesentliche Fragen offen. So hat IBM bisher keinen konkreten Liefertermin für die neuen Prozessoren genannt. Auch die exakte Bezeichnung der nächsten Mainframe-Generation bleibt offiziell noch ein Geheimnis, auch wenn der Name z18 in der Fachwelt als wahrscheinlich gilt. Zudem gibt es noch keine Informationen zur Leistungsfähigkeit der integrierten KI-Einheit, die zwar als Hardware-Komponente vorhanden ist, deren spezifisches Potenzial jedoch noch nicht beziffert wurde. Auch der finale Taktwert der Prozessoren ist noch nicht finalisiert, was darauf hindeutet, dass sich das Design noch in einer Optimierungsphase befindet. Wie es weitergeht, hängt nun maßgeblich von den nächsten Schritten in der Fertigung und den anschließenden Tests der Hardware-Prototypen ab. Sobald die 2-Nanometer-Chips in die Massenproduktion gehen und die ersten Systeme für Kunden verfügbar sind, wird sich zeigen, wie reibungslos die KVM-basierte Umschaltung zwischen Z- und ARM-Instruktionen in der Praxis funktioniert. Bis dahin bleibt die Branche auf weitere Ankündigungen von IBM angewiesen, die voraussichtlich im Zuge der weiteren Produktentwicklung folgen werden.